Эльбрус-2C+: различия между версиями

Материал из ALT Linux Wiki
(Технические характеристики)
м (→‎Эльбрус-2СМ: -очепятка)
 
(не показано 9 промежуточных версий 4 участников)
Строка 1: Строка 1:
{{Category navigation|title=Модели процессоров Эльбрус|category=Модели процессоров Эльбрус|sortkey=*}}
== Технические характеристики ==
[[Category:Модели процессоров Эльбрус]]
[[Category:E2K]]


== Технические характеристики ==
[[Файл:Elbrus-2c+ 1891VM7YA.jpg|мини|обрамить|Эльбрус 2C+]]


{| class="wikitable"
{| class="wikitable"
Строка 17: Строка 15:
|-
|-
! scope="row" | Версия системы команд
! scope="row" | Версия системы команд
| elbrus-v2
| [[эльбрус/архитектура|elbrus-v2]]
|-
|-
! scope="row" | Число процессорных ядер  
! scope="row" | Число процессорных ядер  
Строка 54: Строка 52:
|-
|-
! scope="row" | Корпус
! scope="row" | Корпус
|  
| HFCBGA 1296
|-
|-
! scope="row" | Техпроцесс
! scope="row" | Техпроцесс
Строка 63: Строка 61:
|-
|-
! scope="row" | Площадь кристалла
! scope="row" | Площадь кристалла
|  мм²
| 289 мм² (17,2х16,8 мм)
|-
! scope="row" | Размеры микросхемы
| 37,5×37,5× мм
|-
! scope="row" | Масса микросхемы
|  г.
|}
 
== Эльбрус-2СМ ==
 
В 2014 году планировался серийный выпуск Эльбрус-2СМ (1891ВМ9Я) адаптированный для выпуска на фабрике Микрон (г. Зеленоград), который должен был работать на частоте 300 МГц, предполагал использование оперативной памяти DDR2-533 (ПСП 8,5 ГБ/сек). Кроме того, ради упрощения в нём отсутствовал кластер из 4 ядер DSP.
 
{| class="wikitable"
|-
! scope="row" | Год начала производства
| 2014
|-
! scope="row" | Обозначение микросхемы
| 1891ВМ9Я
|-
! scope="row" | Архитектура
| Эльбрус (E2K) + Кластер DSP ядер
|-
! scope="row" | Версия системы команд
| [[эльбрус/архитектура|elbrus-v2]]
|-
! scope="row" | Число процессорных ядер
| 2
|-
! scope="row" | Частота
| 300 МГц
|-
! scope="row" | Кеш-память
|
* L1 D: 64 Кбайт в каждом ядре (Размер линии: 32 байт, Ассоциативность: 4)
* L1 I: 64 Кбайт в каждом ядре (Размер линии: 256 байт, Ассоциативность: 4)
* L2: 1024 Кбайт в каждом ядре, 2 Мбайт суммарно (Размер линии: 64 байт, Ассоциативность: 4)
|-
! scope="row" | Команд на 1 такт
|
23
|-
! scope="row" | Тип встроенного контроллера памяти
| DDR2-533 ЕСС
|-
! scope="row" | Количество каналов обмена с памятью
| 2
|-
! scope="row" | Пропускная способность шины памяти
| 8.5 ГБайт / с
|-
! scope="row" | Каналы межпроцессорного обмена
| 3
|-
! scope="row" | Южный мост
| КПИ1
|-
! scope="row" | Корпус
| HFCBGA 1296
|-
! scope="row" | Техпроцесс
| 90 нм
|-
! scope="row" | Число транзисторов
| 300 млн
|-
! scope="row" | Площадь кристалла
|
|-
|-
! scope="row" | Размеры микросхемы
! scope="row" | Размеры микросхемы
| ×× мм
| 37,5×37,5× мм
|-
|-
! scope="row" | Масса микросхемы
! scope="row" | Масса микросхемы
Строка 72: Строка 138:
|}
|}


== cpuinfo ==
<syntaxhighlight lang="text">
processor : 0
vendor_id : MONOCUB
cpu family : 4
model : 4
model name : E2C+DSP
revision : 1
cpu MHz : 499.853670
L1 cache size : 64 KB
L1 cache line length : 32 bytes
L2 cache size : 1024 KB
L2 cache line length : 64 bytes
bogomips : 1001.19
processor : 1
vendor_id : MONOCUB
cpu family : 4
model : 4
model name : E2C+DSP
revision : 1
cpu MHz : 499.853670
L1 cache size : 64 KB
L1 cache line length : 32 bytes
L2 cache size : 1024 KB
L2 cache line length : 64 bytes
bogomips : 1009.22
</syntaxhighlight>


== Эльбрус-2СМ ==


В 2014 году планировался серийный выпуск Эльбрус-2СМ (1891ВМ9Я) адаптированный для выпуска на фабрике Микрон (г. Зеленоград), который должен был работать на частоте 300 МГц, предполагал использование оперативной памяти DDR2-533 (ПСП 8,5 ГБ/сек). Кроме того, ради упрощения в нём отсутствавал кластер из 4 ядер DSP.
<gallery>
Elbrus-2c+ 1891VM7YA.jpg|1891ВМ7Я (Тепло-распределительная крышка)
Elbrus-2cm 1891VM9YA.png|1891ВМ9Я (Тепло-распределительная крышка)
</gallery>


== Официальная информация ==
== Официальная информация ==
* [http://www.mcst.ru/elbrus_2c_plus Эльбрус-2C+]
* [http://www.mcst.ru/elbrus_2c_plus Эльбрус-2C+]
* [http://www.mcst.ru/mikroprocessor-elbrus2sm Эльбрус-2СМ]
* [http://www.mcst.ru/mikroprocessor-elbrus2sm Эльбрус-2СМ]
{{Category navigation|title=Модели процессоров Эльбрус|category=Модели процессоров Эльбрус|sortkey=*}}
[[Category:Модели процессоров Эльбрус]]

Текущая версия от 20:26, 24 января 2021

Технические характеристики

Эльбрус 2C+
Год начала производства 2011
Обозначение микросхемы 1891ВМ7Я
Архитектура Эльбрус (E2K) + Кластер DSP ядер
Версия системы команд elbrus-v2
Число процессорных ядер 2
Число ядер DSP ElCore9 4
Частота 500 МГц
Кеш-память
  • L1 D: 64 Кбайт в каждом ядре (Размер линии: 32 байт, Ассоциативность: 4)
  • L1 I: 64 Кбайт в каждом ядре (Размер линии: 256 байт, Ассоциативность: 4)
  • L2: 1024 Кбайт в каждом ядре, 2 Мбайт суммарно (Размер линии: 64 байт, Ассоциативность: 4)
Команд на 1 такт

23

Тип встроенного контроллера памяти DDR2-800 ЕСС
Количество каналов обмена с памятью 2
Пропускная способность шины памяти 12.8 ГБайт / с
Каналы межпроцессорного обмена 3
Южный мост КПИ1
Корпус HFCBGA 1296
Техпроцесс 90 нм
Число транзисторов 368 млн
Площадь кристалла 289 мм² (17,2х16,8 мм)
Размеры микросхемы 37,5×37,5× мм
Масса микросхемы г.

Эльбрус-2СМ

В 2014 году планировался серийный выпуск Эльбрус-2СМ (1891ВМ9Я) адаптированный для выпуска на фабрике Микрон (г. Зеленоград), который должен был работать на частоте 300 МГц, предполагал использование оперативной памяти DDR2-533 (ПСП 8,5 ГБ/сек). Кроме того, ради упрощения в нём отсутствовал кластер из 4 ядер DSP.

Год начала производства 2014
Обозначение микросхемы 1891ВМ9Я
Архитектура Эльбрус (E2K) + Кластер DSP ядер
Версия системы команд elbrus-v2
Число процессорных ядер 2
Частота 300 МГц
Кеш-память
  • L1 D: 64 Кбайт в каждом ядре (Размер линии: 32 байт, Ассоциативность: 4)
  • L1 I: 64 Кбайт в каждом ядре (Размер линии: 256 байт, Ассоциативность: 4)
  • L2: 1024 Кбайт в каждом ядре, 2 Мбайт суммарно (Размер линии: 64 байт, Ассоциативность: 4)
Команд на 1 такт

23

Тип встроенного контроллера памяти DDR2-533 ЕСС
Количество каналов обмена с памятью 2
Пропускная способность шины памяти 8.5 ГБайт / с
Каналы межпроцессорного обмена 3
Южный мост КПИ1
Корпус HFCBGA 1296
Техпроцесс 90 нм
Число транзисторов 300 млн
Площадь кристалла
Размеры микросхемы 37,5×37,5× мм
Масса микросхемы г.

cpuinfo

processor	: 0
vendor_id	: MONOCUB
cpu family	: 4
model		: 4
model name	: E2C+DSP
revision	: 1
cpu MHz		: 499.853670
L1 cache size	: 64 KB
L1 cache line length	: 32 bytes
L2 cache size	: 1024 KB
L2 cache line length	: 64 bytes
bogomips	: 1001.19

processor	: 1
vendor_id	: MONOCUB
cpu family	: 4
model		: 4
model name	: E2C+DSP
revision	: 1
cpu MHz		: 499.853670
L1 cache size	: 64 KB
L1 cache line length	: 32 bytes
L2 cache size	: 1024 KB
L2 cache line length	: 64 bytes
bogomips	: 1009.22


  • 1891ВМ7Я (Тепло-распределительная крышка)

  • 1891ВМ9Я (Тепло-распределительная крышка)

Официальная информация


Модели процессоров Эльбрус